

Si基板上高出力GaN HFETの開発

High Power GaN HFETs on Si Substrates

池田成明*
Nariaki Ikeda

李江*
Jiang Li

加藤一雄*
Kazuo Kato

賀屋秀介*
Shuusuke Kaya

風間敏明*
Toshiaki Kazama

古川拓也*
Takuya Kokawa

佐藤義浩*
Yoshihiro Sato

岩見正之*
Masayuki Iwami

野村剛彦*
Takehiko Nomura

増田満*²
Mitsuru Masuda

加藤禎宏*
Sadahiro Kato

概要 低コスト化のための大口径Si基板上のGaNデバイスを開発するうえで肝となるエピタキシャル成長技術を検討した。高耐压のため、バッファ耐压を向上させる方策としてGaN層のカーボン濃度の制御を行い、カーボン濃度が耐压に大きく寄与することを見出した。Si基板上AlGaN/GaN HFET構造において素子性能を評価した結果、サファイア基板上と同等以上の性能を得ることができた。パワーデバイスとしてのポテンシャルを確認するために作製した比較的大きなサイズの素子においては、120 A以上の電流と1.3 kVの破壊電圧を持つ素子が実現できた。一方GaN-HFET素子において問題になる電流コラプスについては、Si基板上のHFET構造の場合サファイア基板上と比較して大幅に改善が見られ、900 Vまで電流コラプスが顕著に起こらない高性能な素子を創出した。

1. はじめに

GaNを用いた半導体素子はSiCと同様にワイドバンドギャップ半導体であることから、従来のSi系素子と比べて優れた特性を示すと期待され開発が進められてきている。特にGaN系の電界効果トランジスタ(FET)は、高出力動作、高周波動作及び高温動作が可能であり、さまざまな優れた性能指数を持つ^{1)~3)}。そのため従来のSiデバイスに対してSiCやGaNなどのワイドバンドギャップ半導体は、このSi limitを大幅に上回る特性を持つことが期待できるため、従来のSiデバイスではできなかった低損失で小形かつ高効率で高性能の電源を実現できるという期待が高まっている。

GaNのエピタキシャル成長に用いられる基板としては、近年の結晶成長技術の進歩によって従来困難とされてきたSi基板上のエピタキシャル成長が可能になり、大口径のSi基板上に厚いエピタキシャル膜を形成できるようになってきた。我々は、大口径Si基板上のエピタキシャル成長が多数枚同時に可能なMOCVD装置を導入し、結晶成長の検討を行ってきた。ここでは4インチSi基板上の高耐压素子用のGaNエピタキシャル成長膜の検討結果について報告する。

パワーデバイスのポテンシャルを示すためには、比較的大きなサイズの素子を作製する必要がある。しかしながらSi基板上HFETの場合、サファイア基板上と異なり高耐压素子を実

現するためにはバッファ層のリーク電流を低減することが必須となり、そのためいくつかのプロセス上の工夫が必要である。また大電流化のための工夫としては、電極に当社独自の構造を適用し大電流性能を実現した⁶⁾。また高耐压性能については、カーボンドーピングを用いた高抵抗で厚いエピタキシャル膜を用い、更にドライエッチングによって深いメサを形成することによって高出力性能を実現した。

一方AlGaN/GaN HFETは、界面に形成される高移動度で高キャリア濃度の二次元電子ガス層によって、高出力で高速スイッチング動作可能な素子として開発が進められている。しかしながらAlGaN/GaN-HFETの実用化においては電流コラプスの抑制が必須である。電流コラプスの抑制については、フィールドプレート(FP)構造の適用などの効果について、これまでいくつかの研究機関から報告がある^{4), 5)}。今回HFETの電流コラプス量について、基板や構造の異なったもので評価した。

2. 結果及び考察

2.1 4インチSi基板上エピタキシャル膜成長結果

これまでSi基板上のエピタキシャルウエハに関しては、2インチSi(111)基板上にエピタキシャル成長を行ってきた。バッファ層を介してAlGaN/GaN HFET構造を形成し、破壊電圧400 V以上を得ている⁷⁾。しかしながら低コスト化のためにはより大口径ウエハが必須となるため、4インチ基板を5枚搭載可能なMOCVD装置を導入し、エピタキシャル成長の検討を行ってきた⁸⁾。基板には4インチSi(111)基板を用い、エピタキシャル成長に用いるガスはTMGa、TMAI及びNH₃である。

* 研究開発本部 横浜研究所

*² 研究開発本部 環境エネルギー研究所

成長後の表面をAFMで観察した結果を図1に示す。4インチ基板上に形成したにもかかわらず、クラックフリーのスムーズな表面を得ている。RMS値としては0.54 nmと良好であり、原子ステップによるテラスが観察される。




図1 4インチSi基板上GaNエピタキシャル膜のAFM写真
AFM image of GaN epitaxial layer on a 4-inch Si wafer.

図2に4インチSi基板上GaNエピタキシャル膜の膜厚分布を評価した結果を示す。オリフラに対し垂直方向と水平方向の2方向について評価を行っている。標準偏差を見積もり平均値で割った値を分布の指標とすると2.9%の値を得た。




図2 4インチSi基板上GaNエピタキシャル膜の膜厚面内均一性
Thickness distributions of GaN layers on a 4-inch Si wafer.

また、図3に4インチSi基板上GaNエピタキシャル膜の膜厚の間均一性を示す。面間のバラツキは小さく非常に均等であり0.5%以下であった。以上のことから今回開発したエピタキシャル成長条件は、高スループットを実現するために十分満足していることが分かった。

素子の耐圧の向上のためには2つのポイントがあると考えられる。1つはバッファ層を含めたエピタキシャル層の高抵抗化であり、他の1つはエピタキシャル膜の厚膜化である。従来の2インチ機でのバッファ層の破壊電圧は500 V以上を得ていたのに対し、同じ構造で4インチ基板上に形成したところ、破壊電圧が十分でなく200 V程度と低いことが分かった。そこで破壊電圧低下の原因を調査した結果、窒素空孔に起因するようなキャリアが存在することによってリーク電流が発生し、結果として破壊電圧が低下すると考えた。そこでドーパントを積極的に

に用いて窒素空孔を補償することを試みた。その1つがカーボンである。カーボンはGaN中での拡散定数が小さいことが予想されるため、成長条件さえ選ばれば深さ方向の制御性に優れたドーパントである。




図3 4インチSi基板上GaNエピタキシャル膜の膜厚面間均一性
Comparison of GaN layer thickness among 4-inch Si wafers.

図4にバッファ層の破壊電圧を評価するための素子の模式図を示す。バッファ層上に成長条件を変化させてさまざまなカーボン濃度の異なる層を成長させ、その上にオーミックコンタクトを形成するための高濃度のn-GaN層を成長させている。破壊電圧測定用の素子は電極間のn-GaN層をエッチングして形成した。




図4 エピタキシャル膜の破壊電圧評価サンプルの模式図
Schematic of GaN-based epitaxial layer sample for breakdown voltage measurement.

図5にSIMSにより見積もったGaN層中のカーボン濃度に対するバッファ層の破壊電圧のグラフを示す。電極間隔は10 μmと一定にして比較を行った。カーボンは成長条件を制御することでオートドーピングさせた。カーボン濃度を 10^{16} cm^{-3} から 10^{19} cm^{-3} 近くまで制御でき、またその濃度に依存して破壊電圧が向上しているのが分かる。この結果800 V以上の破壊電圧が得られることが分かった。




図5 カーボン濃度に対する破壊電圧
Breakdown voltage versus carbon concentration.

一方、エピタキシャル膜の厚膜化のためには成長条件や構造を工夫し、クラックや反りを極力低減する必要がある。我々は AlN/GaN 積層構造をベースにして条件を最適化した結果、最大 5.2 μm までのエピタキシャル膜の実現に成功した。図6に電極間距離に対する破壊電圧の評価結果を示す。エピタキシャル総膜厚が 2.3 μm の場合には、電極間隔が 20 μm までは電極間を広げるとともに破壊電圧が向上し、最大 800 V が得られた。しかしながら 20 μm よりも間隔が広い場合でも、破壊電圧は 800 V 程度と変わらず、ほぼ飽和している傾向が見られた。一方、エピタキシャル厚 5.2 μm の場合もほぼ同様で、電極間隔が 30 μm 以上で飽和する傾向にあるが、電極間隔 30 μm のときに 1700 V 以上の破壊電圧が得られた。以上のことから、エピタキシャル膜の破壊電圧は総膜厚が厚くなるとともに向上することが分かる。




図6 電極間距離に対する破壊電圧の総膜厚依存性
Dependence of breakdown voltage on electrode distance for different total epitaxial thickness.

図7にいくつかの総膜厚について破壊電圧をプロットした結果を示す。エピタキシャルの総膜厚が大きくなるとともに破壊電圧が向上し、ほぼ直線関係を持っていることが分かる。以上の結果を基に素子を形成し特性評価を行った。




図7 エピタキシャル厚に対する破壊電圧依存性
Dependence of breakdown voltage on total epitaxial layer thickness.

2.2 デバイス特性評価結果

エピタキシャル基板は、AlGaN/GaN HFET 構造を Si (111) 基板上に MOCVD 法を用いて形成したものを、C 面サファイア基板上に形成させたものと比較を行った。デバイス試作は塩素系の ICP 装置を用いてメサ形成を行い、また電極形成にはスパッタ法を用いた。パシベーション膜及び層間絶縁膜には PCVD 法で形成した SiO_2 を採用した。図8に4インチ Si 基板上に形成した GaN エピタキシャル膜を用いて、メサエッチングや電極形成などのプロセスを施した後の概観写真を示す。ウェハの反りが顕著でなく、プロセスにも十分耐えうるエピタキシャルウェハであるため、4インチ真円のままでプロセスが可能である。




図8 4インチプロセス済みウェハ写真
Photograph of post-processed 4-inch wafer.

図9に今回試作した Si 基板上に形成したデバイス構造を示す。耐圧の向上のために Si 基板までの深いメサを形成している。また電極抵抗の低減のためにフィンガ上にメッキを施した。




図9 Si基板上HFET 素子構造の模式図
Schematic of HFET device structure on Si substrate.

いくつかの総膜厚の異なる薄膜を用いて素子を作製した。図10に素子のDC特性を示す。すなわち横軸にドレイン-ソース間電圧 (V_{ds}) をとり、縦軸にドレイン-ソース間電流 (I_{ds}) をいくつかのゲート-ソース間電圧 (V_{gs}) に対してプロットした。図10 (a) がサファイア基板上的の結果、図10 (b) がSi基板上的の素子の結果である。なお図10 (b) では総膜厚3.5 μm 厚のエピタキシャル膜を用いた。シート抵抗はどちらも500 Ω/\square 程度のウェハである。評価したのはゲート幅 (W_g) = 200 μm 、ゲート長 (L_g) = 2 μm 、ゲートドレイン間距離 (L_{gd}) = 10 μm の素子である。Si基板上的の素子の場合、電流は $V_{gs} = 1\text{ V}$ において350 mA/mm以上の値を示した。ゲート幅あたりのオン抵抗は10.4 $\Omega\text{ mm}$ と良好であった。またサファイア基板上的の素子においても電流値及びオン抵抗は近い値が得られた。




図10 (a) サファイア基板上的のDC特性
DC characteristics on sapphire substrate.




図10 (b) Si基板上的のDC特性
DC characteristics on Si substrate.

図10 サファイア基板上及びSi基板上AlGaN/GaN HFETのDC特性
DC characteristics of AlGaN/GaN HFET on sapphire substrate and Si substrate.

一方、図11に総膜厚5.2 μm のエピタキシャル膜を用いて試作した結果を示す。 $L_{gd} = 15\ \mu\text{m}$ のものであるがゲート幅あたりのオン抵抗は13.4 $\Omega\text{ mm}$ とやや大きい。これはシート抵抗が630 Ω/\square と図10のエピタキシャル膜に比べると若干高いためであると考えられる。




図11 Si基板上5.2 μm 厚エピタキシャル膜のHFETのDC特性
DC characteristics of HFET using 5.2- μm epitaxial layer on Si substrate.

今回作製したSi基板上的の素子について、ゲートドレイン間距離 (L_{gd}) が異なる素子についてドレインオフ特性を評価した。ドレインオフ特性の評価には沿面放電を防止するためフロリナートを用いている。また基板の電位はフローティングにして測定した。図12に総膜厚5.2 μm のエピタキシャル膜を用いた結果をまとめた。 L_{gd} が5 μm 、10 μm 、15 μm と大きくなるにしたがって破壊電圧が上昇し、15 μm 以上で1500 V以上の破壊電圧を得ることができた。一方、 $L_{gd} = 20\ \mu\text{m}$ では1630 Vと破壊電圧は飽和している傾向が見られた。このウェハのバッファ層の破壊電圧が1700 V付近であったことから、この破壊電圧の値はバッファ層の破壊電圧によって制限されていることが分かった。




図12 5.2 μm 厚エピタキシャル膜を用いたHFET 小素子オフ特性の L_{gd} 依存性
 L_{gd} dependence of off-state characteristics for HFETs using 5.2- μm epitaxial layer.

フロリナートは米国スリーエム社の商標です。

図13に L_{gd} に対する総膜厚の異なる素子の破壊電圧をプロットした結果を示す。総膜厚 $3.5\ \mu\text{m}$ の場合破壊電圧は L_{gd} の増加に伴い向上するが、 L_{gd} が $10\ \mu\text{m}$ 付近で飽和し約 $1100\ \text{V}$ となるのに対し、総膜厚 $5.2\ \mu\text{m}$ の場合には $L_{gd} = 15\ \mu\text{m}$ 付近で飽和し $1500\ \text{V}$ 以上まで向上した。また、いずれも L_{gd} が $10\ \mu\text{m}$ までは $1.0\ \text{MV}/\text{cm}$ のライン上にはほぼ沿う傾向があることが分かった。




図13 HFET 小素子オフ特性の L_{gd} 依存性
Breakdown voltage versus L_{gd} for small-area device HFETs with different total epitaxial layer thicknesses.

次に大素子を形成した結果について報告する。図14に今回作製した大素子の概観写真を示す。中央付近にフィンガが形成されており、上下にワイヤボンディング用のパッドが形成されている。フィンガが形成されている部分のサイズは $6.8\ \text{mm} \times 1.5\ \text{mm}$ である。




図14 HFET 大素子 ($W_g = 340\ \text{mm}$) 概観写真
Photograph of HFET large-area device ($W_g = 340\ \text{mm}$).

上記の素子について電気特性の評価を行った。図15にドレインオフ特性の評価結果を示す。 $W_g = 340\ \text{mm}$, $L_{gd} = 15\ \mu\text{m}$ の素子についてドレインオフ特性を評価した。測定はオンウェハで行ったため浴面放電を防ぐ目的でフロリナート中に浸漬させて行った。 $V_{gs} = -6\ \text{V}$ での特性であるが破壊電圧として $1.3\ \text{kV}$ を得ることができた。この結果はこれまで得られているSi基板上高出力GaN-HFETの特性の中で最も大きな値であると認識している。




図15 大素子 ($W_g = 340\ \text{mm}$) のオフ特性
Off-state characteristics for large-area device ($W_g = 340\ \text{mm}$).

TO-220パッケージに搭載して電流電圧特性を評価した。図16に $W_g = 340\ \text{mm}$, $L_{gd} = 15\ \mu\text{m}$ の素子についてドレイン電流電圧特性を評価した結果を示す。なお、 $V_{gs} = 2\ \text{V}$ から $-3\ \text{V}$ までの異なる V_{gs} に対して測定している。図から良好な電流電圧特性を示していることが分かる。最大電流として $V_{gs} = 2\ \text{V}$ のときに $120\ \text{A}$ を得ることができた。また、オン抵抗は $51\ \text{m}\Omega$ (面積で規格化したオン抵抗は $5.2\ \text{m}\Omega\text{cm}^2$)であった。




図16 大素子 ($W_g = 340\ \text{mm}$) のオン特性
On-state characteristics for large-area device ($W_g = 340\ \text{mm}$).

2.3 電流コラプス評価結果

十分な耐圧を持つ素子を実現できることが分かったため電流コラプス評価を行った。電流コラプスの評価にはこれまでいわゆる“パルスコラプス測定法”が用いられている⁴⁾。パルスコラプス測定法はオンウェハでも評価ができるものの、マッチング抵抗を素子のサイズに合わせて変える必要があるなど煩雑である。コラプス量を簡便に測る手法を確立するため測定方法の検討を行った。図17にその手法を示す。電流コラプス量は、初期オン抵抗 R_{on_bf} 、オフ状態、オン抵抗 R_{on_af} の順に行った際の、 R_{on_af}/R_{on_bf} の値とした。まずパルスコラプス測定法との相関を取るため、オンウェハでの測定法とパルスコラプス測定法を同一の素子に対して適用し条件を最適化した。このときの条件はオフストレス時間 T_{off} によって大きく影響を受

けるため、いくつか時間をふって実験を行った。その結果、 $T_{off} = 10$ sec.がパルスコラプス測定法に最もよく一致することが分かった。




図17 オンウェハの電流コラプス評価法
On-wafer evaluation method for current collapse characteristics.

図18に両測定法の相関を示す。 $T_{off} = 10$ sec.にして測定を行っている。グラフから横軸のオンウェハ法に対して、縦軸のパルスコラプス測定法がほぼ線形の関係を持つことが分かる。以上の結果よりパルスコラプス測定法との相関が取れたため、この条件をオンウェハでの電流コラプス手法として決定し、以降この方法を用いて電流コラプスの評価を行った。




図18 電流コラプスの測定系の相関
Correlation between pulse-collapse method and on-wafer method for current collapse characteristics.

図19にさまざまな素子について、電流コラプス評価を行った結果をまとめた。横軸にドレイン V_{ds-off} 電界強度を示し、縦軸に電流コラプス量をプロットしている。これらは $L_{gd} = 15 \mu m$ の素子についての結果である。またオンウェハでの測定であり、沿面放電防止のためフロリナート中で測定している。また基板の電位はソースと同電位で行っている。Si基板上の素子の場合エピタキシャル厚の異なる三種類のエピタキシャル膜についての結果を比較している。また比較のためにサファイア基板の素子の結果も合わせて示す。サファイア基板の場合ドレイン電圧 V_{ds-off} が大きくなると徐々に電流コラプスの値が大きくなり、400 Vで5倍以上に達してしまった。一方Si基板上の素子の場合高電圧になっても非常に低く推移し良好であった。これはSi基板上エピタキシャル膜の結晶品質の向上と、導電性Si基板によるフィールドプレート効果によって、電

界集中が緩和されていることを示すものと考えている。また■がエピタキシャル総膜厚 $2.5 \mu m$ の場合、●がエピタキシャル総膜厚 $3.4 \mu m$ の場合、■がエピタキシャル総膜厚 $5.2 \mu m$ の場合である。 $2.5 \mu m$ の場合電流コラプス量は350 Vまで1.1倍程度と低く推移し400 Vで破壊した。また $3.4 \mu m$ の場合700 Vまで1.3倍程度と一定であり750 Vで破壊した。エピタキシャル総膜厚 $5.2 \mu m$ のものは900 Vまで1.6程度であり950 Vで破壊した。




図19 電流コラプスの基板及びエピタキシャル厚依存性
Dependence of current collapse characteristics on epitaxial layer thickness for different kinds of substrates.

これらの結果から、より総膜厚が厚くなるにしたがって破壊電圧は上昇するものの、電流コラプスの値が大きくなる傾向が分かる。以上の結果から厚膜化すると電流コラプスの値が大きくなるので、耐圧向上のための厚膜化と電流コラプスの改善とがトレードオフの関係になってしまうため改善する必要がある。そこで電流コラプス改善策として一般的に考えられるのがフィールドプレート (FP) 構造である。図20にFP構造の模式図を示す。通常FP構造でない場合ゲート電極のドレイン側の端部(ゲートのドレイン端)に電界が集中する傾向がある。一方FP構造を採用した場合、ゲート電極をドレイン側に伸ばした構造(G-FP)や、ソース電極をドレイン側に絶縁膜を介してゲート電極の上部にオーバーラップさせた構造(S-FP)などが




図20 FP構造による電流コラプス抑制
Suppression of current collapse using field plate structures.

検討されている⁴⁾。今回我々はFP構造の適用の有無によって、電流コラプスが改善できるかどうかについて調査した。

図21に電流コラプス評価結果についてまとめたものを示す。これは総膜厚5.2 μm のエピタキシャル膜を用いて同一ロットの中で、パターンの異なる素子について評価したものである。FP構造を採用しなかった場合に比べ、採用した場合には改善が見られ、またG-FP構造の場合長さに対して依存性があることが分かる。以上の結果から、厚膜化した場合でもFP構造を採用することによって電流コラプスを抑制できることが分かった。




図21 電流コラプスのFP構造による比較
Comparison of current collapse between devices with and without field plate structures.

3. おわりに

Si基板上のGaN層のエピタキシャル成長技術のうち、高耐圧低オン抵抗素子を目指した検討結果について報告した。4インチ多数枚機によって、面内及び面間均一性が良好な特性を確認した。また高耐圧化のため、バッファ層の破壊電圧を向上させる方策としてGaN層のカーボン濃度の制御を行い、カーボン濃度が破壊電圧に大きく寄与することを見出した。結果として総膜厚5.2 μm のエピタキシャル膜を用いて破壊電圧を評価した結果、最大1.7 kVを得ることができた。

上記のエピタキシャル基板上にHFET構造を形成し、素子を形成した結果、 $W_g = 340 \text{ nm}$ の素子において、破壊電圧

1.3 kV、最大電流120 A、オン抵抗51 $\text{m}\Omega$ の優れた性能の素子を得ることができた。一方電流コラプスを評価した結果、最大900 Vまで電流コラプスが低く抑えられることが分かり、またFP構造を適用した結果、厚膜エピタキシャルウェハでも電流コラプスを更に抑制できることが分かった。

参考文献

- 1) T.P. Chow and R. Tyagi: "Wide bandgap compound semiconductors for superior high-voltage unipolar power devices." IEEE Trans Electron Devices, **41** (1994), 1481.
- 2) O. Akutas, Z.F. Fan, S.N. Mohammad, A.E. Botchkarev and H. Morkoc: "High temperature characteristics of AlGaIn/GaN modulation doped field effect transistors." Appl Phys Lett, **69** (1996), 3872.
- 3) Seikoh Yoshida, Jiang Li, Takahiro Wada and Hironari Takehara: "High-Power AlGaIn/GaN HFET with a Lower On-state Resistance and a Higher Switching Time for an Inverter Circuit", in Proc.15th ISPSD (2003), 58.
- 4) W Saito, Tomohiro Nitta, Yorito Kakuuchi, Yasunobu Saito, Kunio Tsuda and Ichiro Omura: "On-resistance modulation of high voltage GaN HEMT on sapphire substrate under high applied voltage." IEEE Electron Device Letters, **28** (2007), 676.
- 5) Shinichi Iwakami, Osamu Machida, Masataka Yanagihara, Toshihiro Ehara, Nobuo Kaneko, Hirokazu Goto and Akio Iwabuchi: "20m Ω , 750V high-power AlGaIn/GaN heterostructure field-effect transistors on Si substrate." JJAP, **46** (2007) L587.
- 6) Nariaki Ikeda, Kazuo Kato, Kazuo Kondoh, Hiroshi Kambayashi, Jiang Li, and Seikoh Yoshida: "Over 55 A, 800 V high power AlGaIn/GaN HFETs for power switching application." phys. stat. sol. (a) **204** (2007), 2028.
- 7) S. Yoshida, S. Katoh, H. Takehara, Y. Satoh, J. Li, N. Ikeda, K.Hataya and H. Sasaki: Phys. Stat. Sol. (a) **203** (2006), 1739.
- 8) Sadahiro Kato, Yoshihiro Satoh, Hitoshi Sasaki, Iwami Masayuki and Seikoh Yoshida: "C-doped GaN buffer layers with high breakdown voltages for highpower operation AlGaIn/GaN HFETs on 4-in Si substrates by MOVPE." Journal of Crystal Growth, **298** (2007), 831.