Si基板上高出力GaN HFETの開発

High Power GaN HFETs on Si Substrates

池田成明*	李	江*	加藤	一雄*	賀屋秀介
Nariaki Ikeda	Jiang	Li	Kazuo	Kato	Shuusuke Kaya
風間敏明*	古川扌	石也*	佐藤	義浩*	岩見正之
Toshiaki Kazama	Takuya F	Kokawa	Yoshihi	iro Sato	Masayuki Iwam
野木	寸剛彦*	増田	満*2	加藤 [;]	禎宏*
Taket	niko Nomura	Mitsuru 1	Masuda	Sadahir	o Kato

概要 低コスト化のための大口径Si基板上のGaNデバイスを開発するうえで肝となるエピタキ シャル成長技術を検討した。高耐圧のため、バッファ耐圧を向上させる方策としてGaN層のカーボ ン濃度の制御を行い、カーボン濃度が耐圧に大きく寄与することを見出した。Si基板上AIGaN/GaN HFET構造において素子性能を評価した結果、サファイア基板上と同等以上の性能を得ることができ た。パワーデバイスとしてのポテンシャルを確認するために作製した比較的大きなサイズの素子にお いては、120 A以上の電流と1.3 kVの破壊電圧を持つ素子が実現できた。一方GaN-HFET素子にお いて問題になる電流コラプスについては、Si基板上のHFET構造の場合サファイア基板上と比較して 大幅に改善が見られ、900 Vまで電流コラプスが顕著に起こらない高性能な素子を創出した。

1. はじめに

GaNを用いた半導体素子はSiCと同様にワイドバンドギャッ プ半導体であることから、従来のSi系素子と比べて優れた特 性を示すと期待され開発が進められてきている。特にGaN系 の電界効果トランジスタ(FET)は、高出力動作、高周波動作 及び高温動作が可能であり、さまざまな優れた性能指数を持 つ^{1)~3)}。そのため従来のSiデバイスに対してSiCやGaNなど のワイドバンドギャップ半導体は、このSi limitを大幅に上回 る特性を持つことが期待できるため、従来のSiデバイスでは できなかった低損失で小形かつ高効率で高性能の電源を実現で きるという期待が高まっている。

GaNのエピタキシャル成長に用いられる基板としては、近 年の結晶成長技術の進歩によって従来困難とされてきたSi基 板上のエピタキシャル成長が可能になり、大口径のSi基板上 に厚いエピタキシャル膜を形成できるようになってきた。我々 は大口径Si基板上のエピタキシャル成長が多数枚同時に可能 なMOCVD装置を導入し、結晶成長の検討を行ってきた。こ こでは4インチSi基板上の高耐圧素子用のGaNエピタキシャ ル成長膜の検討結果について報告する。

パワーデバイスのポテンシャルを示すためには、比較的大き なサイズの素子を作製する必要がある。しかしながらSi基板 上HFETの場合、サファイア基板上と異なり高耐圧素子を実 現するためにはバッファ層のリーク電流を低減することが必須 となり、そのためいくつかのプロセス上の工夫が必要である。 また大電流化のための工夫としては、電極に当社独自の構造を 適用し大電流性能を実現した⁶⁾。また高耐圧性能については、 カーボンドーピングを用いた高抵抗で厚いエピタキシャル膜を 用い、更にドライエッチングによってディープなメサを形成す ることによって高出力性能を実現した。

一方 AlGaN/GaN HFETは、界面に形成される高移動度で高 キャリア濃度の二次元電子ガス層によって、高出力で高速ス イッチング動作可能な素子として開発が進められている。しか しながら AlGaN/GaN-HFETの実用化においては電流コラプス の抑制が必須である。電流コラプスの抑制については、フィー ルドプレート(FP)構造の適用などの効果について、これまで いくつかの研究機関から報告がある^{4).5)}。今回HFETの電流 コラプス量について、基板や構造の異なったもので評価した。

2. 結果及び考察

2.1 4インチSi基板上エピタキシャル膜成長結果

これまでSi基板上のエピタキシャルウェハに関しては、2イ ンチSi (111) 基板上にエピタキシャル成長を行ってきた。バッ ファ層を介してAlGaN/GaN HFET構造を形成し、破壊電圧 400 V以上を得ている⁷⁾。しかしながら低コスト化のためには より大口径ウェハが必須となるため、4インチ基板を5枚搭載 可能なMOCVD装置を導入し、エピタキシャル成長の検討を 行ってきた⁸⁾。基板には4インチSi (111) 基板を用い、エピタ キシャル成長に用いるガスはTMGa、TMAl及びNH₃である。

^{*} 研究開発本部 横浜研究所

^{*2} 研究開発本部 環境エネルギー研究所

成長後の表面をAFMで観察した結果を図1に示す。4イン チ基板上に形成したにもかかわらず、クラックフリーのスムー スな表面を得ている。RMS値としては0.54 nmと良好であり、 原子ステップによるテラスが観察される。



図1 4インチSi 基板上GaN エピタキシャル膜のAFM写真 AFM image of GaN epitaxial layer on a 4-inch Si wafer.

図2に4インチSi基板上GaNエピタキシャル膜の膜厚分布を 評価した結果を示す。オリフラに対し垂直方向と水平方向の2 方向について評価を行っている。標準偏差を見積もり平均値で 割った値を分布の指標とすると2.9%の値を得た。



図2 4インチSi 基板上GaN エピタキシャル膜の膜厚面内均一性 Thickness distributions of GaN layers on a 4-inch Si wafer.

また、図3に4インチSi基板上GaNエピタキシャル膜の膜厚 の面間分布を示す。面間のバラツキは小さく非常に均等であり 0.5%以下であった。以上のことから今回開発したエピタキシャ ル成長条件は、高スループットを実現するために十分満足して いることが分かった。

素子の耐圧の向上のためには2つのポイントがあると考えら れる。1つはバッファ層を含めたエピタキシャル層の高抵抗化 であり,他の1つはエピタキシャル膜の厚膜化である。従来の 2インチ機でのバッファ層の破壊電圧は500 V以上を得ていた のに対し,同じ構造で4インチ基板上に形成したところ,破壊 電圧が十分でなく200 V程度と低いことが分かった。そこで破 壊電圧低下の原因を調査した結果,窒素空孔に起因するような キャリアが存在することによってリーク電流が発生し,結果と して破壊電圧が低下すると考えた。そこでドーパントを積極的 に用いて窒素空孔を補償することを試みた。その1つがカーボ ンである。カーボンはGaN中での拡散定数が小さいことが予 想されるため、成長条件さえ選べば深さ方向の制御性に優れる ドーパントである。



図3 4インチSi 基板上GaN エピタキシャル膜の膜厚面間均一性 Comparison of GaN layer thickness among 4-inch Si wafers.

図4にバッファ層の破壊電圧を評価するための素子の模式図 を示す。バッファ上に成長条件を変化させてさまざまなカーボ ン濃度の異なる層を成長させ、その上にオーミックコンタクト を形成するための高濃度のn-GaN層を成長させている。破壊 電圧測定用の素子は電極間のn-GaN層をエッチングして形成 した。



図4 エピタキシャル膜の破壊電圧評価サンプルの模式図 Schematic of GaN-based epitaxial layer sample for breakdown voltage measurement.

図5にSIMSにより見積もったGaN層中のカーボン濃度に対 するバッファ層の破壊電圧のグラフを示す。電極間隔は10 μm と一定にして比較を行った。カーボンは成長条件を制御するこ とでオートドーピングさせた。カーボン濃度を10¹⁶ cm⁻³から 10¹⁹ cm⁻³近くまで制御でき、またその濃度に依存して破壊電 圧が向上しているのが分かる。この結果800 V以上の破壊電圧 が得られることが分かった。



図5 カーボン濃度に対する破壊電圧 Breakdown voltage versus carbon concentration.

一方, エピタキシャル膜の厚膜化のためには成長条件や構造 を工夫し, クラックや反りを極力低減する必要がある。我々は AlN/GaN積層構造をベースにして条件を最適化した結果, 最 大5.2 µmまでのエピタキシャル膜の実現に成功した。図6に 電極間距離に対する破壊電圧の評価結果を示す。エピタキシャ ル総膜厚が2.3 µmの場合には, 電極間隔が20 µmまでは電極 間を広げるとともに破壊電圧が向上し, 最大800 Vが得られた。 しかしながら20 µmよりも間隔が広い場合でも, 破壊電圧は 800 V程度と変わらず, ほぼ飽和している傾向が見られた。一 方, エピタキシャル厚5.2 µmの場合もほぼ同様で, 電極間隔 が30 µm以上で飽和する傾向にあるが, 電極間隔30 µmのと きに1700 V以上の破壊電圧が得られた。以上のことから, エ ピタキシャル膜の破壊電圧は総膜厚が厚くなるとともに向上す ることが分かる。



図6 電極間距離に対する破壊電圧の総膜厚依存性 Dependence of breakdown voltage on electrode distance for different total epitaxial thickness.

図7にいくつかの総膜厚について破壊電圧をプロットした結 果を示す。エピタキシャルの総膜厚が大きくなるとともに破壊 電圧が向上し,ほぼ直線関係を持っていることが分かる。以上 の結果を基に素子を形成し特性評価を行った。



図7 エピタキシャル厚に対する破壊電圧依存性 Dependence of breakdown voltage on total epitaxial layer thickness.

2.2 デバイス特性評価結果

エピタキシャル基板は、AlGaN/GaN HFET構造をSi (111) 基板上にMOCVD法を用いて形成したものを用い、C面サファ イア基板上に形成させたものと比較を行った。デバイス試作は 塩素系のICP装置を用いてメサ形成を行い、また電極形成には スパッタ法を用いた。パシベーション膜及び層間絶縁膜には PCVD法で形成したSiO₂を採用した。図8に4インチSi基板上 に形成したGaNエピタキシャル膜を用いて、メサエッチング や電極形成などのプロセスを施した後の概観写真を示す。ウェ ハの反りが顕著でなく、プロセスにも十分耐えうるエピタキ シャルウェハであるため、4インチ真円のままでもプロセスが 可能である。



図8 4インチプロセス済みウェハ写真 Photograph of post-processed 4-inch wafer.

図9に今回試作したSi基板上に形成したデバイス構造を示 す。耐圧の向上のためにSi基板までの深いメサを形成してい る。また電極抵抗の低減のためにフィンガ上にメッキを施した。



図9 Si基板上HFET 素子構造の模式図 Schematic of HFET device structure on Si substrate.

いくつかの総膜厚の異なる薄膜を用いて素子を作製した。 図10に素子のDC特性を示す。すなわち横軸にドレイン-ソース間電圧 (Vds)をとり、縦軸にドレイン-ソース間電流 (Ids) をいくつかのゲート-ソース間電圧 (Vgs)に対してプロットし た。図10 (a)がサファイア基板上の結果、図10 (b)がSi基板上 の素子の結果である。なお図10 (b)では総膜厚3.5 µm厚のエ ピタキシャル膜を用いた。シート抵抗はどちらも500Ω/□程 度のウェハである。評価したのはゲート幅 (Wg) = 200 µm, ゲート長 (Lg) = 2 µm, ゲートドレイン間距離 (Lgd) = 10 µm の素子である。Si基板上の素子の場合,電流は Vgs = 1 Vにお いて350 mA/mm以上の値を示した。ゲート幅あたりのオン抵 抗は10.4 Ω mm と良好であった。またサファイア基板上の素子 においても電流値及びオン抵抗は近い値が得られた。



図10(a) サファイア基板上のDC 特性 DC characteristics on sapphire substrate.



図10(b) Si基板上のDC 特性 DC characteristics on Si substrate.

図10 サファイア基板上及びSi基板上 AlGaN/GaN HFETのDC特性 DC characteristics of AlGaN/GaN HFET on sapphire substrate and Si substrate. 一方, 図11に総膜厚5.2 μmのエピタキシャル膜を用いて試 作した結果を示す。Lgd = 15 μmのものであるがゲート幅あた りのオン抵抗は13.4 Ω mmとやや大きい。これはシート抵抗が 630 Ω/□と図10のエピタキシャル膜に比べると若干高いため であると考えられる。



図11 Si基板上5.2 µm 厚エピタキシャル膜のHFET のDC 特性 DC characteristics of HFET using 5.2-µm epitaxial layer on Si substrate.

今回作製したSi基板上の素子について、ゲートドレイン間 距離 (Lgd) が異なる素子についてドレインオフ特性を評価し た。ドレインオフ特性の評価には沿面放電を防止するためフロ リナートを用いている。また基板の電位はフローティングにし て測定した。図12に総膜厚5.2 µmのエピタキシャル膜を用い た結果をまとめた。Lgdが5 µm, 10 µm, 15 µmと大きくな るにしたがって破壊電圧が上昇し、15 µm以上で1500 V以上 の破壊電圧を得ることができた。一方、Lgd = 20 µmでは1630 Vと破壊電圧は飽和している傾向が見られた。このウェハの バッファ層の破壊電圧が1700 V付近であったことから、この 破壊電圧の値はバッファ層の破壊電圧によって制限されている ことが分かった。



図12 5.2 μm 厚エピタキシャル膜を用いたHFET 小素子オフ 特性のLgd 依存性 Lgd dependence of off-state characteristics for HFETs using 5.2-μm epitaxial layer. 図13にLgdに対する総膜厚の異なる素子の破壊電圧をプロットした結果を示す。総膜厚3.5 μ mの場合破壊電圧はLgdの増加に伴い向上するが、Lgdが10 μ m付近で飽和し約1100 Vとなるのに対し、総膜厚5.2 μ mの場合にはLgd = 15 μ m付近で飽和し1500 V以上まで向上した。また、いずれもLgdが10 μ mまでは1.0 MV/cmのライン上にほぼ沿う傾向があることが分かった。



図13 HFET 小素子オフ特性のLgd 依存性 Breakdown voltage versus Lgd for small-area device HFETs with different total epitaxial layer thicknesses.

次に大素子を形成した結果について報告する。図14に今回 作製した大素子の概観写真を示す。中央付近にフィンガが形成 されており、上下にワイヤボンディング用のパッドが形成され ている。フィンガが形成されている部分のサイズは6.8 mm× 1.5 mmである。



図14 HFET 大素子 (Wg = 340 mm) 概観写真 Photograph of HFET large-area device (Wg = 340 mm).

上記の素子について電気特性の評価を行った。図15にドレ インオフ特性の評価結果を示す。Wg = 340 mm, Lgd =15 μ mの素子についてドレインオフ特性を評価した。測定はオ ンウェハで行ったため沿面放電を防ぐ目的でフロリナート中に 浸漬させて行った。Vgs = -6 Vでの特性であるが破壊電圧と して1.3 kVを得ることができた。この結果はこれまで得られ ているSi基板上高出力GaN-HFETの特性の中で最も大きな値 であると認識している。



図15 大素子 (Wg = 340 mm)のオフ特性 Off-state characteristics for large-area device (Wg = 340 mm).

TO-220パッケージに搭載して電流電圧特性を評価した。 図 16にWg = 340 mm, Lgd = 15 μ mの素子についてドレイン 電流電圧特性を評価した結果を示す。なお、Vgs = 2 Vから - 3 Vまでの異なる Vgsに対して測定している。図から良好な 電流電圧特性を示していることが分かる。最大電流としてVgs = 2 Vのときに120 Aを得ることができた。また、オン抵抗は 51 m Ω (面積で規格化したオン抵抗は5.2 mΩcm²)であった。



図16 大素子 (Wg = 340 mm) のオン特性 On-state characteristics for large-area device (Wg = 340 mm)

2.3 電流コラプス評価結果

+分な耐圧を持つ素子が実現できることが分かったため電流 コラプス評価を行った。電流コラプスの評価にはこれまでいわ ゆる"パルスコラプス測定法"が用いられている⁴⁾。パルスコ ラプス測定法はオンウェハでも評価ができるものの,マッチン グ抵抗を素子のサイズに合わせて変える必要があるなど煩雑で ある。コラプス量を簡便に測る手法を確立するため測定方法の 検討を行った。図17にその手法を示す。電流コラプス量は, 初期オン抵抗Ron_bf,オフ状態,オン抵抗Ron_afの順に行っ た際の,Ron_af/Ron_bfの値とした。まずパルスコラプス測定 法との相関を取るため,オンウェハでの測定法とパルスコラプ ス測定法を同一の素子に対して適用し条件を最適化した。この ときの条件はオフストレス時間*T*_offによって大きく影響を受 けるため、いくつか時間をふって実験を行った。その結果、 $T_{off} = 10 \text{ sec.}$ がパルスコラプス測定法に最もよく一致することが分かった。



図17 オンウェハの電流コラプス評価法 On-wafer evaluation method for current collapse characteristics.

図18に両測定法の相関を示す。T_off = 10 sec.にして測定 を行っている。グラフから横軸のオンウェハ法に対して,縦軸 のパルスコラプス測定法がほぼ線形の関係を持つことが分か る。以上の結果よりパルスコラプス測定法との相関が取れたた め,この条件をオンウェハでの電流コラプス手法として決定し, 以降この方法を用いて電流コラプスの評価を行った。



図18 電流コラプスの測定系の相関 Correlation between pulse-collapse method and on-wafer method for current collapse charasteristics.

図19にさまざまな素子について、電流コラプス評価を行っ た結果をまとめた。横軸にドレインVds-off電界強度を示し、 縦軸に電流コラプス量をプロットしている。これらはLgd = 15 µmの素子についての結果である。またオンウェハでの測定 であり、沿面放電防止のためフロリナート中で測定している。 また基板の電位はソースと同電位で行っている。Si基板上の素 子の場合エピタキシャル厚の異なる三種類のエピタキシャル膜 についての結果を比較している。また比較のためにサファイア 基板上の素子の結果も合わせて示す。サファイア基板の場合ド レイン電圧Vds_offが大きくなると徐々に電流コラプスの値が 大きくなり、400 Vで5倍以上に達してしまった。一方Si基板 上の素子の場合は高電圧になっても非常に低く推移し良好で あった。これはSi基板上エピタキシャル膜の結晶品質の向上 と、導電性Si基板によるフィールドプレート効果によって、電 界集中が緩和されていることを示すものと考えている。また がエピタキシャル総膜厚2.5 μmの場合, がエピタキシャル 総膜厚3.4 μmの場合, がエピタキシャル 総膜厚5.2 μmの場合電流コラプス量は350 Vまで1.1倍程 度と低く推移し400 Vで破壊した。また3.4 μmの場合700 Vま で1.3倍程度と一定であり750 Vで破壊した。エピタキシャル 総膜厚5.2 μmのものは900 Vまで1.6程度であり950 Vで破壊 した。



図19 電流コラプスの基板及びエピタキシャル厚依存性 Dependence of current collapse characteristics on epitaxial layer thickness for different kinds of substrates.

これらの結果から,より総膜厚が厚くなるにしたがって破壊 電圧は上昇するものの,電流コラプスの値が大きくなる傾向が 分かる。以上の結果から厚膜化すると電流コラプスの値が大き くなるので,耐圧向上のための厚膜化と電流コラプスの改善と がトレードオフの関係になってしまうため改善する必要があ る。そこで電流コラプス改善策として一般的に考えられるのが フィールドプレート(FP)構造である。図20にFP構造の模式 図を示す。通常FP構造でない場合ゲート電極のドレイン側の 端部(ゲートのドレイン端)に電界が集中する傾向がある。一 方FP構造を採用した場合,ゲート電極をドレイン側に伸ばし た構造(G-FP)や,ソース電極をドレイン側に絶縁膜を介して ゲート電極の上部にオーバーラップさせた構造(S-FP)などが



図20 FP 構造による電流コラプス抑制 Suppression of current collapse using field plate structures.

検討されている⁴⁾。今回我々はFP構造の適用の有無によって, 電流コラプスが改善できるかどうかについて調査した。

図21に電流コラプス評価結果についてまとめたものを示す。 これは総膜厚5.2 µmのエピタキシャル膜を用いて同一ロット の中で,パターンの異なる素子について評価したものである。 FP構造を採用しなかった場合に比べ,採用した場合には改善 が見られ,またG-FP構造の場合長さに対して依存性があるこ とが分かる。以上の結果から,厚膜化した場合でもFP構造を 採用することによって電流コラプスを抑制できることが分かっ た。



図21 電流コラプスのFP 構造による比較 Comparison of current collapse between devices with and without field plate structures.

3. おわりに

Si基板上のGaN層のエピタキシャル成長技術のうち,高耐 圧低オン抵抗素子を目指した検討結果について報告した。4イ ンチ多数枚機によって,面内及び面間均一性が良好な特性を確 認した。また高耐圧化のため,バッファ層の破壊電圧を向上さ せる方策としてGaN層のカーボン濃度の制御を行い,カーボ ン濃度が破壊電圧に大きく寄与することを見出した。結果とし て総膜厚5.2 µmのエピタキシャル膜を用いて破壊電圧を評価 した結果,最大1.7 kVを得ることができた。

上記のエピタキシャル基板上にHFET構造を形成し、素子 を形成した結果, Wg = 340 mmの素子において, 破壊電圧 1.3 kV, 最大電流120 A, オン抵抗51 mΩの優れた性能の素 子を得ることができた。一方電流コラプスを評価した結果, 最 大900 Vまで電流コラプスが低く抑えられることが分かり, ま たFP構造を適用した結果, 厚膜エピタキシャルウェハでも電 流コラプスを更に抑制できることが分かった。

参考文献

- T.P. Chow and R. Tyagi: "Wide bandgap compound semiconductors for superior high-voltage unipolar power devices." IEEE Trans Electron Devices, 41 (1994), 1481.
- O. Akutas, Z.F. Fan, S.N. Mohammad, A.E. Botchkarev and H. Morkoc: "High temperature characteristics of AlGaN/GaN modulation doped field effect transistors." Appl Phys Lett, 69 (1996), 3872.
- Seikoh Yoshida, Jiang Li, Takahiro Wada and Hironari Takehara: "High-Power AlGaN/GaN HFET with a Lower On-state Resistance and a Higher Switching Time for an Inverter Circuit", in Proc.15th ISPSD (2003), 58.
- 4) W Saito, Tomohiro Nitta, Yorito Kakuuchi, Yasunobu Saito, Kunio Tsuda and Ichiro Omura: "On-resistance modulation of high voltage GaN HEMT on sapphire substrate under high applied voltage." IEEE Electron Device Letters, 28 (2007), 676.
- Shinichi Iwakami, Osamu Machida, Masataka Yanagihara, Toshihiro Ehara, Nobuo Kaneko, Hirokazu Goto and Akio Iwabuchi: "20m Ω, 750V high-power AlGaN/GaN heterostructure field-effect transistors on Si substrate." JJAP, 46 (2007) L587.
- 6) Nariaki Ikeda, Kazuo Kato, Kazuo Kondoh, Hiroshi Kambayashi, Jiang Li, and Seikoh Yoshida: "Over 55 A, 800 V high power AlGaN/GaN HFETs for power switching application." phys. stat. sol. (a) 204 (2007), 2028.
- S. Yoshida, S. Katoh, H. Takehara, Y. Satoh, J. Li, N. Ikeda, K.Hataya and H. Sasaki: Phys. Stat. Sol. (a) 203 (2006), 1739.
- 8) Sadahiro Kato, Yoshihiro Satoh, Hitoshi Sasaki, Iwami Masayuki and Seikoh Yoshida: "C-doped GaN buffer layers with high breakdown voltages for highpower operation AlGaN/GaN HFETs on 4-in Si substrates by MOVPE." Journal of Crystal Growth, 298 (2007), 831.